AM

DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

010528655 **Image available**
WPI Acc No: 1996-025608/199603
Related WPI Acc No: 2002-283745
XRAM Acc No: C96-008476
XRPX Acc No: N96-021743

Semiconductor integrated circuit for monolithic active matrix including active matrix circuit and thin film transistor with drive

circuit, giving high characteristics and reliability

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME)

Inventor: KAWASAKI Y; KOYAMA J; KOYAMA Number of Countries: 003 Number of Patents: 007

Patent Family:

i atciit i aminy.							
Patent No	Kind	Date	Applicat No	Kind	Date	Week	
JP 7297407	Α	19951110	JP 94107575	Α	19940422	199603	В
US 5889291	Α	19990330	US 95423085	Α	19950418	3 199920	
000000			US 96688829	Α	19960731		
KR 287316	В	20010416	KR 959506	Α	1995042	2 200219	
1211 2010 20			KR 200049311	Α	20000824		
US 6441399	B1	20020827	US 95423085	Α	19950418	3 200259	•
00 0112000			US 96688829	Α	19960731		
			US 99229677	Α	19990113		
US 200201956	34 A1	2002122	6 US 95423085	5 A	199504	18 200304	4
00 200201900			US 96688829	Α	19960731		
			US 99229677	Α	19990113	}	
			US 200220287	'3 A	20020726	ó	
KR 360965	В	20021123	KR 959506	Α	1995042	2 200334	
KK 300703			KR 200148963	3 A	2001081	4	
US 6599791	B1	20030729	US 95423085	Α	1995041	8 200354	
03 0377771		20000	US 96688829	Α	1996073		•
			US 99229676	Α	19990113	3	
					10.100	•	

Priority Applications (No Type Date): JP 94107575 A 19940422

Patent Details:

Patent No	Kind Lan Pg	•	Filing Notes
JP 7297407	7 A 1	0 H01L-029/786	
US 588929	1 A	H01L-029/04	Cont of application US 95423085
KR 287316	В	G02F-001/133	Div ex application KR 959506
			Previous Publ. patent KR 95033582
US 644139	9 B1	H01L-029/04	Cont of application US 95423085
05 01.103	,		Div ex application US 96688829
			Div ex patent US 5889291
US 200201	95634 A1	H01L-029/94	Cont of application US 95423085
GB 2 00233			Div ex application US 96688829
			Div ex application US 99229677
			Div ex patent US 5889291
			Div ex patent US 6441399
KR 36096	5 B	G02F-001/133	
US 659979		H01L-021/00	Cont of application US 95423085
00 00001			Div ex application US 96688829

Abstract (Basic): JP 7297407 A

The circuit comprises an active matrix circuit and a thin film transistor of which a drive circuit for the active matrix circuit consists are a P-channel type. At least a thin film transistor of which the active matrix circuit consists is an offset gate type. ADVANTAGE - A monolithic-type active matrix device having high characteristics and reliability is provided.

Dwg.1/12

Title Terms: SEMICONDUCTOR; INTEGRATE; CIRCUIT; MONOLITHIC; ACTIVE; MATRIX; ACTIVE; MATRIX; CIRCUIT; THIN; FILM; TRANSISTOR; DRIVE; CIRCUIT; HIGH; CHARACTERISTIC; RELIABILITY

Derwent Class: L03; P81; U14

International Patent Class (Main): G02F-001/133; H01L-021/00; H01L-029/04;

H01L-029/786; H01L-029/94

International Patent Class (Additional): G02F-001/1345; G02F-001/136;

H01L-021/84; H01L-031/036 File Segment: CPI; EPI; EngPI

DIALOG(R)File 345:Inpadoc/Fam. & Legal Stat

(c) 2004 EPO. All rts. reserv.

12747288

Basic Patent (No, Kind, Date): JP 7297407 A2 19951110 (No. of Patents: 006)

SEMICONDUCTOR INTEGRATED CIRCUIT (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): KOYAMA JUN; KAWASAKI YUJI

IPC: *H01L-029/786; G02F-001/1345; G02F-001/136

CA Abstract No: *124(06)074074C; 124(06)074074C

Derwent WPI Acc No: *C 96-025608; C 96-025608

Language of Document: Japanese

Patent Family:

No Ki	nd	Date	Applic	: No	Kind	Date		
7407	A2	19951110	JP	94107	575·	Α	19940422	(BASIC)
2400	B2	20030506	JP	94107	575	Α	19940422	
9291	Α	19990330	US	68882	29	A	19960731	
20195634	AA	20021226	บร	20287	73 .	Α	20020726	•
1399	ВА	20020827	US	2296	77	Α	19990113	
9791	ВA	20030729	us	2296	76	Α	19990113	
	No Ki 7407 2400 9291 20195634 11399	7407 A2 2400 B2 9291 A 20195634 AA	7407 A2 19951110 2400 B2 20030506 9291 A 19990330 20195634 AA 20021226	7407 A2 19951110 JP 2400 B2 20030506 JP 9291 A 19990330 US 20195634 AA 20021226 US	7407 A2 19951110 JP 94107 2400 B2 20030506 JP 94107 9291 A 19990330 US 68882 20195634 AA 20021226 US 20287 1399 BA 20020827 US 2296	7407 A2 19951110 JP 94107575 2400 B2 20030506 JP 94107575 9291 A 19990330 US 688829 20195634 AA 20021226 US 202873 1399 BA 20020827 US 229677	7407 A2 19951110 JP 94107575 A 2400 B2 20030506 JP 94107575 A 9291 A 19990330 US 688829 A 120195634 AA 20021226 US 202873 A 1399 BA 20020827 US 229677 A	7407 A2 19951110 JP 94107575 A 19940422 2400 B2 20030506 JP 94107575 A 19940422 9291 A 19990330 US 688829 A 19960731 20195634 AA 20021226 US 202873 A 20020726 1399 BA 20020827 US 229677 A 19990113

Priority Data (No, Kind, Date):

JP 94107575 A 19940422

US 688829 A 19960731

US 423085 B1 19950418

US 202873 A 20020726

US 229677 A3 19990113

US 688829 A3 19960731

US 229677 A 19990113

US 229676 A 19990113

€ 100C_0093E92

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁶	(11) 중개인호 즉1333~100112 (43) 공개일자 1999년12월26일
G02F 1/133	
(21) 출원번호 (22) 출원일자	특 1995-0009506 1995년04월 22일
(30) 무선권주장 (71) 출원인	94-107575 1994년04월22일 일본(JP) 가부시께가이샤 한도다이 에네르기 겐꾸쇼 - 아마자끼 순뻐이
(72) 발명자	일본국 가나가와껜 아쯔기시 하세 398 고야마 준
(ic) Sov	일본국 가나가와껜 229 사가미하라시 니시하시모또 1-4-23
	가와사끼 유지
	일본국 가나가와껜 243 아프기시 하세 304-1 가든하이츠 105
(74) 대리인	이병호, 최달용
심사경구 : 없음	

兄学

(54) 반도체 집적 회로

게이트 전국이 소스 및 드레인 영역으로부터 오프셋되는 오프셋-게이트 TFT 또는, 게이트 절연막이 증기 증착에 의해 형성되는 TFT를 이용하는 모듈리식 액티브 매트릭스 회로에 있어서, 액티브 매트릭스 회로 뿐만 아니라 그 매트릭스 회로를 구동하기 위한 구동 회로도 P-채널 TFT를 이용하여 형성되는 모뇰리식 핵티브 때트릭스 회로이다.

四亚도

<u>51</u>

BAKE

[발명의 명청] 반도채 집적 회로

[도면의 간단한 설명]

제1A도 내지 제1E도는 본 발명의 제1실시예에 따른 집적회로 제조 공정을 개략적으로 도시한 단면도.

본 건은 요부공개 건이므로 전문 내용을 수록하지 않았음

(57) 경구의 범위

청구항 1. 절연 표면상에 여러 박막 트랜지스터로 구성된 액티브 매트릭스 회로 및 그 매트릭스 회로 구동용 구동회로를 구네한 반도체 집적 회로에 있어서, 상기 액티브 매트릭스 회로 및 구동 회로를 구성 하는 박막 트랜지스터는 P-채널 형태이고, 최고산 상기 액티브 매트릭스 회로를 구성하는 박막 트랜지스 터는 오프셋-게이트 형태인 반도체 집적 회로.

청구항 2. 절연 표면상에 여러 박막 트랜지스터로 구성된 액티브 메트릭스 회로 및 그 메트릭스 회로 구동용 구동회로를 구비한 반도체 집적 회로에 있어서, 상기 액티브 메트릭스 회로 및 구동 회로를 구성 하는 박막 트랜지스터는 P-채널 형태이고, 최소한 상기 액티브 메트릭스 회로를 구성하는 박막 트랜지스 터의 게이트 전국은 게이트 전국을 구성하는 물질의 산화물과 코팅되는 반도체 집적 회로.

청구항 3. 절면 표면상에 여러 박막 트랜지스터로 구성된 액티브 매트릭스 회로 및 그 매트릭스 회로 구동용 구동회로를 구비한 반도체 집적 회로에 있어서, 상기 액티브 매트릭스 회로 및 구동 회로를 구성 하는 박막 트랜지스터는 P-채널 형태이고, 800°C이하의 온도에서 형성된 게미트 절연막을 갖는 반도체 집 적 회로.

청구항 4. 절연 표면상에 여러 박막 트랜지스터로 구성된 액티브 매트릭스 회로 및 그 매트릭스 회로 구동용 구동회로를 구비한 반도체 접적 회로에 있어서, 상기 액티브 매트릭스 회로 및 구동 회로를 구성 하는 박막 트랜지스터는 P-채널 형태이고, 구동 회로를 구성하는 박막 트랜지스터중 최소한 하나의 트랜

지스터는 오프셋-게이트 형태인 반도체 집적 회로.

청구항 5. 절면 표면상에 여러 박막 트랜지스터로 구성된 액티브 매트릭스 회로 및 그 매트릭스 회로 구동용 구동회로를 구비한 반도체 집적 회로에 있어서, 상기 액티브 매트릭스 <u>회</u>로 및 구동 회로를 구성 하는 박막 트랜지스터는 P-채널 형태이고, 구동 회로를 구성하는 박막 트랜지스터중 최소한 하나의 트랜 지스터는 게이트 전국을 구성하는 물질의 산화물과 코팅되는 반도체 집적 회로.

청구항 6. 절연 표면상에 여러 박막 트랜지스터로 구성된 액티브 매트릭스 회로 및 그 매트릭스 회로 구동용 구동회로를 구비한 액티브 매트릭스 액정 표시 장치에 있어서, 상기 액티브 매트릭스 회로 및 구 동 회로를 구성하는 모든 박막 트랜지스터는 P-채널 형태인 액티브 매트릭스 액정표시 장치.

청구항 7. 억티브 메트릭스 회로 및 그 메트리스 회로 구동용 구동 회로에 이용된 모든 박막 트랜지스 터가 P-채널 형태로 되어 있는 상기 억티브 메트릭스 회로와 그 메트릭스 회로 구동용 구동 회로를 절면 표면상에 포함하는 억티브 메트릭스 액정 표시 장치 기판과, 상기 액정 표시 장치 기판에 설치된 CMOS반 도체 첩을 구비하는 반도체 집척 회로.

※ 참고시항 : 최초출원 내용에 의하며 공개하는 것임.

ΞĐ

도명1

